个人资料图片
English
  • 全部
  • 搜索
  • 图片
  • 视频
  • 地图
  • 资讯
  • 更多
    • 购物
    • 航班
    • 旅游
  • 笔记本
报告不当内容
请选择下列任一选项。
  • 时长
    全部短(小于 5 分钟)中(5-20 分钟)长(大于 20 分钟)
  • 日期
    全部过去 24 小时过去一周过去一个月去年
  • 清晰度
    全部低于 360p360p 或更高480p 或更高720p 或更高1080p 或更高
  • 源
    全部
    Dailymotion
    Vimeo
    Metacafe
    Hulu
    VEVO
    Myspace
    MTV
    CBS
    Fox
    CNN
    MSN
  • 价格
    全部免费付费
  • 清除筛选条件
  • 安全搜索:
  • 中等
    严格中等(默认)关闭
筛选器
🔧 Bit Alignment & Bit Slipping in FPGAs Explained | ISERDESE2 Tutorial (Xilinx Series 7)
13:56
YouTubePaul K
🔧 Bit Alignment & Bit Slipping in FPGAs Explained | ISERDESE2 Tutorial (Xilinx Series 7)
Hi! I’m Dr. Paul Kerstetter, and today I’ll walk you through bit alignment methods for analog-to-digital converters (ADCs) interfaced to FPGAs. We’ll explore a powerful feature called bit slipping, available in the ISERDESE2 primitive used in Xilinx Series 7 FPGAs. I’ll explain how bit slipping works, why it’s needed, and show a ...
已浏览 49 次1 周前
Xilinx FPGA
How to Add a GPIO Core to an AHB Cortex-M0 SoC and Implement It on the Artix-7 AC701 FPGA (part 3)
13:26
How to Add a GPIO Core to an AHB Cortex-M0 SoC and Implement It on the Artix-7 AC701 FPGA (part 3)
YouTubeSTEAM Education
4 天之前
Turn Old Mining Boards into FPGA Dev Kits — EBAZ4205 vs Antminer S9 Comparison!
6:54
Turn Old Mining Boards into FPGA Dev Kits — EBAZ4205 vs Antminer S9 Comparison!
YouTubeMuhammad Yunus
3 天之前
Lisa Su : La Révolution Technologique à la Tête d’AMD Nous parlons de Lisa Su, la PDG remarquable d’AMD qui a transformé l’entreprise technologique. Nous explorons comment elle a remonté financièrement AMD, introduit les processeurs Ryzen, acquis Xilinx et propulsé l’entreprise dans l’IA générative et le marché des serveurs. #LisaSu #AMD #TechLeadership #WomenInTech #Innovation #AITechnology
1:21
Lisa Su : La Révolution Technologique à la Tête d’AMD Nous parlons de Lisa Su, la PDG remarquable d’AMD qui a transformé l’entreprise technologique. Nous explorons comment elle a remonté financièrement AMD, introduit les processeurs Ryzen, acquis Xilinx et propulsé l’entreprise dans l’IA générative et le marché des serveurs. #LisaSu #AMD #TechLeadership #WomenInTech #Innovation #AITechnology
TikTokdtlinformatique1
已浏览 928 次1 周前
热门视频
Xilinx DSP48E2的INT4 乘法DSP打包原理介绍
3:02
Xilinx DSP48E2的INT4 乘法DSP打包原理介绍
bilibili雪天鱼
已浏览 69 次4 天之前
FPGA Project using MUX #fpga #vlsi
1:16
FPGA Project using MUX #fpga #vlsi
YouTubeThe Hardware Developer
已浏览 933 次5 天之前
DIGITAL ELECTRONICS & VERILOG Mock Interview | Download VLSI FOR ALL App | Best VLSI Training
52:47
DIGITAL ELECTRONICS & VERILOG Mock Interview | Download VLSI FOR ALL App | Best VLSI Training
YouTubeVLSI FOR ALL
已浏览 376 次6 天之前
Xilinx Versal
How to Download and Install Xilinx ISE 14.7 Windows 10
9:09
How to Download and Install Xilinx ISE 14.7 Windows 10
YouTubeLaurence Gregg
已浏览 58.2万 次2018年9月9日
How to install Xilinx Vivado 2023 for free|| Step by step process || let's dECodE || Installation
5:29
How to install Xilinx Vivado 2023 for free|| Step by step process || let's dECodE || Installation
YouTubelet's dECodE
已浏览 14.7万 次2023年7月18日
How to Create First Xilinx FPGA Project in Vivado? | FPGA Programming | Verilog Tutorials | Nexys 4
17:48
How to Create First Xilinx FPGA Project in Vivado? | FPGA Programming | Verilog Tutorials | Nexys 4
YouTubeElectro DeCODE
已浏览 6.6万 次2020年11月16日
Xilinx DSP48E2的INT4 乘法DSP打包原理介绍
3:02
Xilinx DSP48E2的INT4 乘法DSP打包原理介绍
已浏览 69 次4 天之前
bilibili雪天鱼
FPGA Project using MUX #fpga #vlsi
1:16
FPGA Project using MUX #fpga #vlsi
已浏览 933 次5 天之前
YouTubeThe Hardware Developer
DIGITAL ELECTRONICS & VERILOG Mock Interview | Download VLSI FOR ALL App | Best VLSI Training
52:47
DIGITAL ELECTRONICS & VERILOG Mock Interview | Download VLSI F…
已浏览 376 次6 天之前
YouTubeVLSI FOR ALL
FINITE STATE MACHINE (FSM) Coding Mock Interview | Download VLSI FOR ALL App - www.vlsiforall.com
1:19:19
FINITE STATE MACHINE (FSM) Coding Mock Interview | Downloa…
已浏览 4 次18 小时之前
YouTubeVLSI FOR ALL
VLSI VHDL Xilinx Practical Viva Preparation
57:15
VLSI VHDL Xilinx Practical Viva Preparation
已浏览 239 次2 天之前
YouTubeVivek Niwane
【精品课程】芯片设计与综合 第20课 比较器与累加器的实现与优化
14:43
【精品课程】芯片设计与综合 第20课 比较器与累加器的实现与优化
已浏览 123 次1 天前
bilibilienashine
VERILOG & SYSTEM VERILOG Interview Questions | Download VLSI FOR ALL App - www.vlsiforall.com
27:49
VERILOG & SYSTEM VERILOG Interview Questions | Download V…
已浏览 5 次3 天之前
YouTubeVLSI FOR ALL
37:31
System Verilog Interview Questions & Doubt Session | Download VLSI …
已浏览 3 次18 小时之前
YouTubeVLSI FOR ALL
观看更多视频
静态缩略图占位符
更多类似内容
反馈
  • 隐私
  • 条款